Requested Patent:

JP2002280552A

Title:

STRUCTURE AND METHOD OF MOS TRANSISTOR HAVING INCREASED SUBSTRATE RESISTANCE;

Abstracted Patent:

EP1225636;

Publication Date:

2002-07-24;

Inventor(s):

WU ZHIQIANG (US); HU CHE-JEN (US); SALLING CRAIG T (US);

Applicant(s):

TEXAS INSTRUMENTS INC (US):

Application Number:

EP20020100045 20020121;

Priority Number(s):

US20010263619P 20010123;

IPC Classification:

H01L27/02; H01L21/336;

Equivalents:

ABSTRACT:

Structure and fabrication method of a lateral MOS transistor 1000, positioned on the surface of an integrated circuit fabricated in a semiconductor 1003 of a first conductivity type, comprising a source and a drain, each having at the surface a region of the opposite conductivity type extending to the centrally located gate 1005, defining the active area of said transistor; and a semiconductor region 1050 within said semiconductor of the first conductivity type, having a resistivity higher than the remainder of the semiconductor, this region 1050 extending vertically below the transistor while laterally limited to the area of the transistor such that the resistivity under the gate 1005 is different from the resistivity under the source and drain regions.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-280552 (P2002 - 280552A)

(43)公開日 平成14年9月27日(2002.9.27)

(51) Int.Cl.7

識別記号

H01L 29/78

27/06

 \checkmark

3 1 1

FΙ

H01L 27/06

テーマコート*(参考)

311A 5F048

29/78

301K 5F140

審査請求 未請求 請求項の数2 OL (全 13 頁)

(21)出願番号	特額2002-14180(P2002-14180)
(22)出顧日	平成14年1月23日(2002.1.23)

(31)優先権主張番号 263619

(32)優先日 平成13年1月23日(2001.1.23)

(33)優先権主張国 米国 (US)

(71)出願人 501229528

テキサス インスツルメンツ インコーポ

レイテッド

アメリカ合衆国、テキサス、ダラス、チャ

ーチル ウエイ 7839

(72)発明者 クレイグ ティー、サリング

アメリカ合衆国 テキサス、プラノ、

ャッツワース レイン 1404

(72)発明者 ザイキアング ウー

アメリカ合衆国 テキサス、プラノ、 3

ルデンホール ドライブ 4012

(74)代理人 100066692

弁理士 浅村 皓 (外3名)


最終頁に続く

(54) 【発明の名称】 増大した基板抵抗値を有するMOSトランジスタの構造体とその製造法

(57)【要約】

【課題】 基板の抵抗値が高く静電気放電に対する耐性 が高いMOSトランジスタの構造体およびその製造法を 提供する。

【解決手段】 第1導電形の半導体1003の中に製造 された集積回路の表面の上に配置された横型MOSトラ ンジスタ1000の構造体およびその製造法が提供され る。横型MOSトランジスタ1000はソースおよびド レインを有し、そのおのおのは、中央に配置されたゲー ト1005にまで延長されそして前記トランジスタの活 性領域を定める、反対の導電形の領域をその表面に有す る。第1導電形の前記半導体の中の半導体領域1050 は、半導体の残りの部分よりも大きな抵抗率を有する。 この領域1050はトランジスタの下で垂直方向に延長 されているが、しかしゲート1005の下の抵抗率がソ ース領域およびドレイン領域の下の抵抗率からは異なる ように、横方向にはトランジスタの領域に限定されてい 8.



【特許請求の範囲】

【請求項1】 第1導電形の半導体の中に製造され、少なくとも1個の横型MOSトランジスタを表面に有する 集積回路であって、

中央に配置されたゲートにまで延長された反対の導電形の領域を前記表面におのおのが有し、そして前記トランジスタの活性領域を定めるソースおよびドレインと、前記半導体の残りの部分よりも大きな抵抗率を有し、前記トランジスタの下で垂直方向に延長されているがしかし一方において前記ゲートの下の抵抗率が前記ソースおよび前記ドレインの下の抵抗率と異なるように横方向には前記トランジスタの面積領域に限定されている、前記第1導電形の前記半導体の中の半導体領域と、を有する集積回路。

【請求項2】 ゲートを備えた高電圧NMOSトランジスタの活性領域の下のP形半導体の抵抗率を増大する方法であって、

前記トランジスタの上にフォトレジスト層を沈着する段階、および前記トランジスタの前記活性領域の上の前記層に窓を開ける段階と、

前記トランジスタの前記活性領域から離れた前記P形半 導体の添加不純物量よりも小さな正味のP形添加不純物 量を有する深い領域を生成するために、前記P形半導体 の中に前記窓を通してN形不純物を高エネルギで注入す る段階と、を有する方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は全体的に言えば、電子システムおよび半導体デバイスの分野に関する。さらに詳細に言えば、本発明は標準的な技術に比べて増大した基板抵抗値を有するMOSトランジスタの構造体および製造法に関する。

[0002]

【発明が解決しようとする課題】集積回路(IC(Inte grated circuit)) は静電気放電 (ESD (electrosta tic discharge))が起こると重大な損傷を受けること がある。ICがESDを受ける主要な原因は、帯電した 人体である(「人体モデル(Human Body Model)」、H BM)。人体の放電は、ICに対して約100ナノ秒の間 数アンペアのピーク電流を発生する。ESDの第2の原 因は金属物体からのものである(「機械モデル (machin e model)」、MM)。ESDの原因であるMMは、H BMよりも大幅に速い立上がり時間を有する過渡現象を 生ずることができる。第3の原因は「帯電したデバイス ・モデル (charged device model)、(CDM)」によ って説明される。この場合には、ICそれ自身が帯電 し、そしてHBMやMMによるESDとは反対の方向に アースに放電する。ESDの現象およびICの中におけ る保護の方式に関するさらに詳細な説明は、A.アメラ セケラ (A. Amerasekera) およびC. ドブリ (C. Duvvur

y) 名の文献「シリコン集積回路のESD (ESD in Sili con Integrated Circuits)」(ジョン・ウイリ・アンド・サンズLTD (John Wiley &; Sons LTD.)、ロンドン、1995年)、およびC.ドブリ (C.Duvvury) 名の文献「ESD:ICチップの品質および信頼性に対する設計 (ESD:Design for IC Chip Quality and Reliability)」(国際シンボジウム、E1設計における品質 (Int. Symp. Quality in El.Designs)、2000年、251頁-259頁;最新の文献のレファレンス)を参照されたい。

【0003】動作速度をますます速く、動作電圧をますます小さく、パッキング密度をますます大きく、そしてコストをますます安くするという要請はすべてのデバイスの寸法を縮小することに向った働くので、ICの中のESDの現象の重要性はますます大きくなってきている。このことは全体的に、誘電体層の厚さをますますうる、添加不純物濃度が変化する境界層の厚さをますます小さくしながら添加不純物濃度をますます大きくするおよび電界強度をますます大きくすることを意味する。これらすべての因子は、ESDが起こった時に損傷がますます生じやすくなるように働く。

【0004】金属・酸化物・半導体(MOS)ICにおいて用いられている最も普通の保護方式は、NMOSデバイスのドレインが保護されるべきピンに接続されそしてそのソースがアースに接続される場合、このNMOSデバイスに付随する寄生バイポーラ・トランジスタを頼りにしている。保護のレベルまたは故障の閾値は、このNMOSデバイスのゲート酸化物の下のドレインからソースまでのNMOSデバイスの幅を変えることによって設定することができる。ストレス状態の下では、保護されたピン(pin)とアースとの間の主要な電流路は、このNMOSデバイスの寄生バイポーラ・トランジスタを含んでいる。この寄生バイポーラ・トランジスタは、アース・ストレスが起こることにに関しピンが正の下で、スナップバック領域の中で動作する。

【0005】スナップバック状態の中で寄生バイポーラ・トランジスタとして動作するNMOS保護デバイスに見られる主要な故障のメカニズムは、第2ブレークダウンの開始である。第2ブレークダウンは、衝突イオン化電流の減少がキャリアの熱的発生によって相殺される場合にはいつでも、デバイスの中で熱的な暴走を誘起する現象である。第2ブレークダウンは、自己加熱の結果としてストレスの下にあるデバイスの中で開始する。第2ブレークダウンが開始するピークNMOSデバイス温度は、ストレス電流レベルと共に増大することが知られている。

【0006】ICをESDから保護するために、多くの 回路が提案されそして実施されている。ICに対してE SDに対する保護を改良するために用いられる1つの方 法は、ICの上のESD保護回路の基板をバイアスする ことである。このような基板バイアス作用は、ESD放 電をアースに流すのに用いられる多重フィンガMOSト ランジスタの応答を改良するのに効果的である。けれど も、この基板バイアス作用はデバイスに対する閾値電圧 をそれらの名目値から変える原因となることがあり、そ してデバイスの動作に影響を与えることがある。それに 加えて、定常状態の条件の下での基板バイアス作用は熱 の発生の原因となり、そしてパワーの損失を増大する。 【0007】従来の技術において提案されている解決法 は、付加的なIC素子、付加的なシリコンの面積領域、 および/または付加的な処理工程段階(特に、フォトマ スク整合段階)を必要とする。したがって、それらの製 造のコストは高くなる。デバイスの構造とその製造法の 例は、米国特許第5,539,233号 (アメラセケラ (Amerase kera) ほか名の「ESD保護回路に対する制御された低 コレクタ・ブレークダウン電圧垂直型トランジスタ (Co ntrolled Low Collector Breakdown Voltage Vertical Transistor for ESD Protection Circuits)」、1996年 7月26日発行)、米国特許第5,793,083号(アメラセケ ラ (Amerasekera) ほか名の「静電気放電に対する大き な耐性を有する浅い接合、ケイ化物化されたNMOSト ランジスタを設計する方法 (Method for Designing Sha 11ow Junction, Silicided NMOS Transistors with Dec reased Electrostatic Discharge Sensitivity) 1 19 98年8月11日発行)、米国特許第5,940,258号(ドブリ (Duvvury) 名の「半導体ESD保護回路 (Semi conduct or ESD Protection Circuit)」、1999年8月17日発 行)、米国特許第6,137,144号(2000年10月24日発 行)、および米国特許第6,143,594号 (ツアオ (Tsao) ほか名の「デュアル電圧CMOSの中のオン・チップE SD保護 (On-Chip ESD Protection in Dual Voltage C MOS)」、2000年11月7日発行)、および出願中米国特 許出願番号第09/456,036号(アメラセケラ(Ameraseker a) ほか名の「静電気放電デバイスおよび方法 (Electro static Discharge Device and Method)」、1999年12月 3日発行)に開示されている。

【0008】デバイスのESD特性に及ぼす基板ウエルの形状の輪郭の影響は、例えば、K.ボック (K.Bock)、C.ラス (C.Russ)、G.バッデネス (G.Badenes)、G.グロセンケン (G.Groeseneken)、L.デファーム (L.Deferm) 名の文献「完全にケイ化物化された0.25 μ mのCMOS技術のESD特性に及ぼすウエルの形状の輪郭およびゲート長の影響 (Influence of Well Profile and Gate Lengthon the ESD Performance of a fully Silicided $0.25~\mu$ m CMOS Technology)」(プロシーディングEOS/ESDシンポジウム (Proc. EOD/ESD Symp.) 1997年、308 Ξ -315 Ξ) に調べられている。けれども、従来の技術は、P形ウエルの抵抗値を増加させる方法としてエピタクシャル不純物添加濃度を小さくするまたは注入照射量を小さくすることだけを推奨している。

【0009】コストを縮小するという挑戦は、処理工程 段階の数を最小限にすること、特にフォトマスク段階の 数を最小限にすること、および可能な場合には標準化さ れた処理工程条件を適用することを推進することを意味 する。望ましいデバイスの特性をすべて損なうことなく ESDに対する耐性を改良するために、付加的な処理工 程または新規な処理工程条件を提案する場合、これらの 制約を心に留めておかなければならない。したがって、 面積領域 (real-estate) を付加的に使う保護デバイス を必要としないで、ESDに対する耐性を増強する整合 した低コストの方法が緊急に要請されている。このデバ イスの構造体により、優れた電気的特性および優れた機 械的安定性および高い信頼度とがさらに得られなければ ならない。その製造法は単純であるべきであり、そして なお種々の半導体製品および設計と処理工程の多種多様 な変更に対して十分な順応性がなければならない。また これらの新機軸の方法は、製造のサイクル時間を長くす ることを伴うのではなく、そして現在設置されている装 置を利用することができ、新たな投資をして新規の製造 機械を設置しなくてもよいのでなければならない。

[0010]

【課題を解決するための手段】模型MOSトランジスタの構造が説明される。この模型MOSトランジスタは、第1の導電形の半導体の中に製造された集積回路の表面に配置されており、そしてソースおよびドレインを有している。このソースおよびドレインのおのおのは、中央に配置されたゲートにまで延長されている反対の導電形の領域を集積回路の表面に有し、そして前記トランジスタの活性領域を定めている。第1の導電形の前記半導体の中の半導体領域は、半導体の残りの領域よりも大きな抵抗率を有している。この領域はトランジスタの下で垂直方向に延長されているが、一方、横方向にはトランジスタの面積領域に限定されている。この限定された面積領域では、ゲートの下の抵抗率がソース領域およびドレイン領域の下の抵抗率とは異なるように作成される。

[0011]

【発明の実施の形態】本発明は、「第1」の導電形としてP形とN形の両方の半導体に応用することができる。 半導体の抵抗率は、1Ωcmから50Ωcmまでの範囲内 にあることが好ましい。この半導体は、さらに高い導電 率の基板材料の上に沈着されたエピタクシャル層である ことができる。

【0012】本発明の1つの特徴は、抵抗率の大きな領域はトランジスタの基板であり、それによりこのトランジスタは十分に機能することができるが、しかし隣接する活性領域の動作には影響を与えることはない。

【0013】本発明のまた別の特徴は、抵抗率の大きな 領域は、ラッチ・アップに対する耐性を減少させること なく、または隣接するトランジスタに対する偶然の基板 電流誘起ボディ・バイアス作用を増大させることなく、 トランジスタのESD保護を改良することである。

【0014】ゲートを備えた高電圧NMOSトランジスタの活性領域の下に抵抗率の大きな領域を製造する方法は、トランジスタの上にフォトレジスト層を沈着する段階と、トランジスタの活性領域の上のこの層の中に窓を開ける段階と、次に、トランジスタのこの活性領域から離れているP形半導体の添加不純物量よりも小さな正味のP形添加不純物量を有する深い領域を生成するために、この窓を通してP形半導体基板の中にN形不純物のイオンを高エネルギで注入する段階とを有する。

【0015】本発明の本質的な特徴は、この高エネルギでのイオン注入は新規なフォトマスク段階を必要としないで実行されることである。それは、必要なフォトマスクはそれまでのイオン注入段階においてすでに生成されていて、単にそれを再び利用するだけであるからである。この経済的な特徴により、本発明の高エネルギでイオンを注入するという付加的な段階のコストを非常に安いものにする。

【0016】本発明の技術的な特徴1つは、高エネルギのイオン注入を実行するのに2つのオプションがあることである。この注入段階は、それまでの(トランジスタの延長されたソースおよび延長されたドレインを定めるために必要な)低エネルギのイオンの注入段階の後に実行される、またはそれまでの(トランジスタの深いソースおよび深いドレインを定めるために必要な)中間エネルギのイオンの注入段階の後に実行される、のいずれかであることができる。

【0017】本発明のまた別の技術的な特徴は、添加不純物のピーク濃度がP形半導体のものとは異なる深さにあるように高エネルギ・イオンを注入することであり、およびP形半導体の添加不純物濃度を過剰に補償するように照射量を選択することである。それにより、反対の導電形の領域を生成することができ、そしてP形基板の抵抗値をさらに増大するためのデバイスの設計を提供することができる。

【0018】本発明は、PMOSトランジスタにも同じように応用することができる。この場合には、半導体の 導電形とイオン注入の形を単に反対にすればよい。

【0019】本発明により得られる技術的な利点および その特徴は、本発明の好ましい実施例について、添付図 面を参照しての下記説明により理解されるであろう。

[0020]

【実施例】本発明によってもたらされる強い影響は、従来の技術の欠点を明白に示すことによって最も容易に理解することができる。図1は、ESD保護回路の中に通常に用いられる集積回路(IC)部品100の横断面概要図である、すなわち、ESDが起こる期間中に横型バイポーラNPNトランジスタのモードの中で動作し、そして小さなインピーダンスのアースへの電流路を提供するNMOSトランジスタの横断面概要図である。このI

Cは「第1の尊電形」の半導体の中に作成される。図1の例では、この「第1の導電形」はP形であり、そしてMOSトランジスタはNMOSトランジスタであり、そして横型バイポーラ・トランジスタはNPNトランジスタである。本発明の製造法では、第1の導電形の半導体は、「基板」および「ウエル」により正味の不純物添加によって生成される。

【0021】ここで定義されるように、「基板」とい用 語は出発の半導体ウエハを指す。本発明の製造法では、 基板は典型的にはP形の添加不純物を有している。説明 を明確にするために、この場合はまた下記の説明に対す る基礎として選ばれている。けれども、本発明およびす べての説明はまた、基板がN形の添加不純物を有してい る場合にも適用されることを強調しておかなければなら ない。図1において、基板は101で示されている。基 板101の上に、基板と同じ導電形のエピタクシャル層 102が沈着されることが多いが、しかしそれは必ずし も必要というわけではない。この場合には、「基板」と い用語はエピタクシャル層102と出発の半導体101 とを加えたものを指す。図1で選択された導電形の例で は、P形ウエル103が局在化したアクセプタ・イオン を注入しそして焼なましを行うことによって作成され た。Nプラス形のソース領域104 (バイポーラ・トラ ンジスタのエミッタ) およびドレイン領域105 (バイ ポーラ・トランジスタのコレクタ)が、浅くイオン注入 されたドナーによって作成された。エミッタ104とコ レクタ105との間の表面は、ゲート酸化物層106に よって被覆される。層107、108、109および1 10により、それぞれ、ゲート、エミッタ、コレクタお よびウエハ裏側体に対する金属接触体が得られる。

【0022】図1はさらに、エミッタ108、ゲート107およびウエハ裏側体110がアース電位に電気的に接続されていることが示されている。ESDが原因となって起こるコレクタの正の電圧スパイクが、コレクタ/ベース接合に逆バイアスを加える。ベースは基板101(デバイスによっては、エピタクシャル層102に基板101を加えたもの)であり、そして空間電荷領域の空乏層は120で示されている。空乏層120の中の電界がブレークダウン電界を越える時、アバランシが起こり、そして電子/ホールの対が形成される。電子はコレクタの中に流れ、そしてホールはP形のベースの中に流れる。

【0023】このホール電流 I-subは、コレクタ接合から基板を通り裏側接触体110に流れ、その結果、抵抗器R-pwellおよびR-subの両端に電圧降下が生ずる。この電圧降下は、エミッタ/ベース接合に正(順方向)のバイアスとなる。このエミッタの順方向バイアスは、実効「基板抵抗値」に比例する。この実効「基板抵抗値」は、電流路の中の抵抗器成分の和に等しい。電流路の中の抵抗器成分は、図1においてR-pw

e I I およびR - subとして概略的に示されている。 エミッタからベースの中に注入されそしてコレクタの空 乏層に到達する電子の部分は、アバランシ機構に関与す るであろう。

【0024】電子の濃度は、アバランシ増倍因子に従っ て増倍されるであろう。このアバランシ増倍因子は、電 界に応じて変化する。その結果として生ずるデバイスの インピーダンスの減少は、電流電圧特性の「スナップ・ バック」201に反映される。電流電圧特性のこの「ス ナップ・バック」201は、バイポーラ・トランジスタ の「オンになること」に対応する。図2は、コレクタ電 流(またはドレイン電流)I(対数目盛りで表されてい る)をドレイン電圧V(線形目盛りで表されている)の 関数として示したグラフである。 図2に示されているよ **_うに、このスナップ・バック201はコレクタ/ドレイ** ン電圧Vt1とそれに付随するコレクタ/ドレイン電流 It1とにおいて起こる。アバランシ増倍因子の電界に よる変化は、新しい安定な電流/電圧の平衡202を確 立する原因である。電子の注入レベルが高いと、ベース の導電率の変調はまたデバイスのインピーダンスを再び 正にする方向に寄与する。横型NPNトランジスタは負 のESDパルスに対してまた保護を行うことを述べてお かなくてはならない。(図1の)コレクタ105はいま はエミッタとして作用し、そしてESD電流を裏側基板 接触体110に向けおよびここでコレクタとして作用す る逆バイアスされたエミッタ104に向ける。

【0025】デバイスを流れることができる電流の容量は、アバランシ動作をする空乏層の中の熱効果によって制限される。(真性キャリア濃度の増大、キャリアの移動度の減少、熱伝導率の減少、およびトンネル電流に対するボテンシャル障壁の低下のような)数多くの効果が第2ブレークダウン(熱的ブレークダウン)の開始(図2の203)に寄与する。第2ブレークダウンのトリガ電流 I t 2はデバイスの設計に非常に敏感である、特に添加不純物の分布の形状に敏感である。第2ブレークダウンの結果として接合が溶融し、そして漏洩電流が不可逆的に増大する。したがって、デバイスが正常に動作するためにこのことは避けなければならない。

【0026】図1および図2の前記の説明から、抵抗器 R-pwellおよび/またはR-subを増大することはエミッタの早期にオンにすることに導くことおよび アバランシ機構に対する電流の寄与が減少することに導くことを結論することは、本発明にとって重要である。このことは、第2ブレークダウン閾値電流It2の増大に反映される。前記で説明したK.ボック(K.Bock)ほか名の文献の中で指摘されているように、P形ウエルの不純物添加によってP形ウエルの抵抗値R-pwell、したがってIt2、を変えることができる。けれども、従来の技術は、P形ウエルの抵抗値を増大する方法として、基板の添加不純物濃度(またはエピタクシャル層の

添加不純物濃度)を小さくするまたは不純物注入照射量 を少なくすることだけを推奨している。

【0027】図3~図10は、本発明による変更された P形ウエル不純物添加およびP形ウエル抵抗値R-pwellの構造を示した図である。図11~図16は、本発明によりR-pwellを目的に合わせて作成することに対し順応性がありかつ経済的である方法を示した図である。そこで図示されている例はNMOSトランジスタに対する実験に基づく条件を具体化したものであるが、類似の考察はPMOSトランジスタの条件に対しても成り立つ。

【0028】図3は、本発明によるその製造工程の一定 の段階におけるICの小さな一部分を(必ずしも正確な 尺度ではなく)単純化して示した概要図である。このI Cでは、300で全体的に示されたMOSトランジスタ をその表面に有している。本発明は、半導体基板材料の 中に製造されたNMOSトランジスタに対してもまたP MOSトランジスタに対しても応用することができる。 ここでは基板は、P形不純物が添加された半導体ウエハ 301を有する(デバイスによっては、半導体ウエハ3 01の上にまたP形不純物が添加されたエピタクシャル 層302が沈着される)。説明を明確にするために、P 形半導体に対して本発明を説明しそして考察することに する。けれども、もしN形基板が用いられていても、本 発明をまた応用することができる。半導体材料はシリコ ン、シリコン・ゲルマニウム、ヒ化ガリウム、またはI Cの製造に用いられる他の任意の半導体材料であること ができる。

【0029】半導体基板の中にMOSトランジスタが製 造されるが、この半導体基板の抵抗率は1Ωcm~50Ω cmの範囲内(これはまたエピタクシャル層の抵抗率で もある) にある。「第1」の導電形のウエル303が基 板の中に製造される。NMOSトランジスタの場合には この「第1」の導電形はP形であり、そしてPMOSト ランジスタの場合にはこの「第1」の導電形はN形であ る。二酸化シリコンの分離トレンチ304は、P形ウエ ルの中の横型トランジスタの活性領域を定める。MOS トランジスタのゲート305に対しては、通常は、ポリ シリコンまたは他の導電体材料が選定される。ゲート3 05の通常の厚さ305aは140nmと180nmとの間に あり、そしてその幅305bは0.2µmと1.0µmとの間 にある。ゲート分離体306(二酸化シリコン、窒化物 化されたSi〇2、または他の材料)の物理的な厚さは 1 nmと10nmとの間にある。

【0030】図3には、深いソース310および延長されたソース311と、深いドレイン312および延長されたドレイン313とがさらに示されている。図11~図16に示された処理工程の一部分として、延長されたソースおよび延長されたドレインが低エネルギの浅い注入(注入の典型的な深さは25nmと40nmとの間にあ

る)によって作成され、深いソースおよび深いドレイン は中間のエネルギの注入(注入の典型的な深さは100n mと140nmとの間にある)によって作成される。イオ ン注入によって作成される場合、フォトレジスト層33 0の中の窓330aが用いられる。窓330aは、MO Sトランジスタの横方向の広がりと活性領域とを定め る。本発明の高エネルギの注入340のために、同じフ ォトレジストと窓とが用いられる。この注入は、窓33 0 aの開口部の中のウエルの抵抗率を第1の導電形の半 導体の抵抗率よりも平均値において少なくとも1桁大き くするように変更するために実行される。けれども、フ ォトレジスト層330の厚さは、低エネルギの注入を単 に阻止するのに要求される厚さよりも大きい。フォトレ ジスト層の厚さは、1.5μmと2.0μmとの間にあること が好ましい。中間エネルギの注入を伴う高エネルギの注 入では、典型的には、非導電体の側壁350がゲート構 造体の一部分として存在する。処理工程の中のオプショ ンについては、下記を参照されたい。

【0031】NMOSトランジスタの場合には、半導体ウエルおよび第1の導電形 (P形)の基板 (任意のエピタクシャル層を含む)は、ホウ素、アルミニウム、ガリウム、およびインジウムを含む群から選定された種類の添加不純物を有する。ソース、ドレイン、それらの延長体、および第1の導電形の半導体の中の抵抗率の高い領域は、ヒ素、リン、アンチモン、およびビスマスを含む群から選定された種類の添加不純物を有する。

【0032】PMOSトランジスタの場合には、第1の 尊電形 (N形) の半導体ウエルは、ヒ素、リン、アンチ モン、およびビスマスを含む群から選定された種類の添加不純物を有する。ソース、ドレイン、それらの延長 体、および第1の導電形の半導体の中の抵抗率の高い領域は、ホウ素、アルミニウム、ガリウム、インジウム、 およびリチウムを含む群から選定された種類の添加不純物を有する。

【0033】NMOSトランジスタの場合を例にとっ て、図4および図5は、本発明の高エネルギのN形不純 物注入により得られる添加不純物の分布をコンピュータ ・プログラムによってシュミレートし結果として示した グラフである。これらの図は、ホウ素が添加されたシリ コン基板材料の中に、675keVのエネルギでもってそ して2×10¹³ c m⁻²の照射量でリンが注入された時の分 布を示している。これらの両方の図の縦軸は添加不純物 濃度を対数目盛りで示しており、そして横軸は半導体の 表面の中への侵入の深さをμmの単位で示している。出 発のホウ素の濃度と注入されたリンの濃度とに加えて、 結果として得られた正味の添加不純物濃度が示されてい る。 図4には (図3に示されたような) 深いソースおよ び深いドレインの下の分布が示されており、そして図5 にはポリシリコンのゲートの下の分布が示されている。 【0034】図4に示されているように、P形基板材料 のオリジナルのホウ素の添加不純物濃度(曲線402)の中に反対形の不純物であるリン(曲線401)が高エネルギで注入される結果、実質的に小さな正味の添加不純物濃度(曲線403)が得られる。したがって、その結果として得られる抵抗率は増大する。この例では、結果として得られる抵抗率は、0.2μmと0.8μmとの間の深さでは第1近似において均一である。

【0035】図5のコンピュータ・シュミレーションは、オリジナルのP形のホウ素の添加不純物濃度(曲線502)の中に図4と同じ反対形の不純物であるリン(曲線501)が注入される結果、ゲートの下に一層に小さな正味の添加不純物濃度(曲線503)が得られる。もちろん、ゲートの下には接合は存在しない。ゲートには、ゲートの作成の期間中の独立の処理工程段階によって、リン不純物が大量に添加される。

【0036】本発明の反対形の不純物を添加する方法に よりESDに対する耐性が劇的に改良されることは、図 6および図7の実際のデータによって明確に示されてい る。図6は、P形のホウ素添加基板シリコンの中に反対 形のリン不純物が高エネルギで注入されたいくつかの例 を示したグラフである。リンは450k e Vのエネルギで 注入される。グラフの点は、測定された第2ブレークダ ウン閾値電流 I t 2 (mA/μmで表されている) をト ランジスタのチャンネルの幅W(μmで表されている) の関数として示したものである。ダイヤモンド形のデー タ601は、反対形の不純物の注入が行われない場合の 測定点である。2つの異なる照射量で注入が実行される が注入の後に焼なましが行われた場合または行われない 場合(三角形および四角形のデータ)の測定点が示され ている。最も好ましい結果は、602で示された三角形 で表された注入によって得られた。この注入の条件は、 照射量が8×10¹² c m⁻²で温度1050° Cで4秒間焼なま しが行われた場合である。

【0037】この特定の注入条件の重要な影響は、図7 の曲線のデータによって表されている。プロットされた 点は、ドレイン電流 I d (mA/µmで表されている) をドレイン電圧Vd(Vで表されている)の関数として 表されている。図2とは異なって、図7の I dは線形目 盛りで示されている。 点線の曲線 701 は本発明の反対 形の不純物を注入するという助けを借りない場合の結果 を示し、そして実線の曲線701は450ke Vのエネル ギでもって8×10¹² c m⁻²の照射量でリンを注入しそし て温度1050°Cで4秒間焼なましが行われた場合の結果 を示す。注入を行った場合に観察される I dの値 I ′ t 2(点704)は、注入を行わなかった場合の I dの値 It2(点703)よりも大幅に高い。本発明の高エネ ルギでリンを付加的にイオン注入することに基づくP形 ウエルの中の正味のP形不純物添加濃度の減少は、すな わちP形ウエルの抵抗値の増大は、It2を2の因子を 越えて改良することになる。したがって、本発明の付加 的なイオン注入は、MOSトランジスタのESDに対する耐性を大幅に増強する。

【0038】本発明のまた別の実施例が図8、図9、お よび図10に示されている。これらの実施例は、NMO Sトランジスタを再び例として用いている。この実施例 は、本発明の大きな多用途性を示している。図8(曲線 802) および図9 (曲線902) のP形ウエルの実効 P形ホウ素不純物添加濃度は、それぞれ、図4(曲線4 02) および図5(曲線502) のホウ素不純物添加濃 度と同じである。けれども、反対形の添加不純物である リンの注入は、いくらか低エネルギ (図4および図5で は675ke Vのエネルギであったのに対して、図8およ び図9では500keVのエネルギ)において2×10¹³c m-2の同じ照射量で行われるように選定される。したが って、表面の下でのピーク侵入深さはいくらか小さい。 図8 (深いソース/ドレインの下の不純物添加濃度)の 曲線801では、リンのピーク侵入深さは0.5µmから 0.7μmまでの範囲内にあり、これは図4の曲線401 に対しては0.7µmから0.9µmまでの範囲であったのと 比べられる。けれども、正味の不純物添加濃度を示す曲 線803は、図4で達成された正味の不純物添加濃度を 示す曲線403とは大幅には異ならない。

【0039】それとは対照的に、図9に示されているように、リンの不純物添加ピークのさらに浅い侵入深さ(曲線901)は、ポリシリコン・ゲートの下で重要な影響を有する。約0.2μmから約0.5μmにまでの深さに広がっている領域910では、リンの添加量はホウ素の添加量(曲線902)を越えて過剰に補償を行い、それによりP形ウエルの中に埋め込まれたわずかにN形の局所領域が生ずる。

【0040】この現象は、図10のNMOSトランジス タ(1000で全体的に示されており、そしてこの図は 必ずしも正しい尺度で描かれているわけではない)によ って概要が示されている。図10は図3と同様の図であ る。フォトレジスト層1030の中の窓1030aを通 してP形ウエル1003の中にリンを注入する (500k e Vのエネルギにおいて 2×10¹³ c m⁻²の照射量で行わ れる)ことにより、P形ウエルの導電度とは反対形であ るN形の導電度を有する領域1050が作成される。体 積領域1050は、ゲート1005の真下の位置にあり そして注入エネルギによって定められる深さにある。体 積領域1050の横方向の広がりは、ゲート1005の 幅1005bにほぼ等しい。体積領域1050の正確な 境界は、P形ウエルの添加不純物分布の形状と補償用イ オン注入との詳細な重ね合わせによって決定される。体 積領域1050が出現することによるESDへの影響 は、体積領域1050がトランジスタ1000の基板電 流の流れをさらに妨げるという事実から得られる。

【0041】図11から図16までの簡略化された概要図は、基板の抵抗値が増大しているIC MOSトラン

ジスタを製造するための方法と処理工程をNMOSトランジスタを例にとった場合についてに説明した図である。PMOSトランジスタを製造する場合に対しても、類似の処理工程段階を応用することができる。

【0042】● 図11: P形半導体1101を基板として選定する段階。P形半導体1101はエピタクシャル材料であることもできる。

【0043】● 図11:NMOSトランジスタの活性 領域の横方向の境界を定めるためにP形半導体1101 の中に非導電体の電気的分離領域1104を作成する段 階。

【0044】● 図11: P形ウエル領域1103を予め定められたピーク添加不純物濃度 (例えば、4×10¹⁷ cm⁻³と1×10¹⁸ cm⁻³との間の濃度) に作成するために半導体1101のバックグラウンドの添加不純物レベルを調整するようにP形不純物イオンまたはN形不純物イオンを注入する段階。

【0045】● 図12:ゲート誘電体として適切な絶縁体材料の層1201を表面1200の上に沈着してトランジスタ領域を被覆する段階。

【0046】● 図12: 絶縁体層1201の上にポリシリコンまたは他の導電体材料の層1202を沈着する段階。

【0047】● 図12:トランジスタのゲート120 4のゲート領域1203を定めるために、ポリシリコン 1202の一部分を保護する段階およびその残りの部分 をエッチングする段階。

【0048】● 図13:低エネルギのイオン注入を阻止するだけに必要な厚さよりも大きな厚さ(1.5μmの厚さ)に第1フォトレジスト層1300を沈着する段階。層1300の中に窓1301を開ける段階および分離領域1104の間のトランジスタ領域の表面を露出する段階。

【0049】● 図13:トランジスタの延長されたソースおよび延長されたドレインとして適切なN形不純物が添加された浅い層1303を表面の下に生成するために、この露出された表面領域の中にN形不純物イオン1302を低エネルギで注入する段階。これらのイオンのエネルギは、10nmと50nmとの間の深さに接合を生成するように選定される。ピーク濃度が約5×10¹⁷ cm⁻³と約5×10²⁰ cm⁻³との間にある。

【0050】● 図13:トランジスタの活性領域から離れた位置のP形半導体のP形不純物濃度よりも低い正味のP形不純物濃度を有する深い層1305を表面の下に生成するために、この露出された表面領域の中にN形不純物イオン1304を高エネルギで注入する段階。200nm以上の深さにおいて約1×10¹⁷ c m⁻³から約6×10¹⁷ c m⁻³までの濃度を達成するために、これらのイオンのエネルギが約400 k e V と約550 k e V との間にありそして照射量は5×10¹² c m⁻²と2×10¹³ c m⁻²との間

にある。高エネルギでイオンを注入した後、例えば温度 1050° Cで4 秒間焼なましを行う段階。低濃度の正味の P形不純物は、トランジスタ深いソース領域および深い ドレイン領域のPN接合の下で、約1×10¹⁷ c m⁻³ ない し約6×10¹⁷ c m⁻³ のピーク濃度を有する。

【0051】● 図13:第1フォトレジスト層130 0を除去する段階。

【0052】● 図14および図15:表面の上に窒化シリコンまたは二酸化シリコンのような絶縁体の整合した絶縁体層1400および1401を沈着する段階、およびポリシリコンのゲート1204の周りの側壁1500だけが残るように、これらの絶縁体層に指向性プラズマ・エッチングを行う段階。

【0053】● 図16:第2フォトレジスト層160 0を沈着する段階、および分離領域1104の間の面積 領域の表面を露出するために、この第2フォトレジスト 層1600の中に窓1601を開ける段階。

【0054】● 図16:表面の下で中間の深さにまで延長されそしてトランジスタの深いソースおよび深いドレインとして適切であるN形不純物が添加された領域1603を生成するために、この露出された表面領域の中にN形不純物イオン1602を中間のエネルギでもって注入する段階。これらのイオンのエネルギは、50nmと200nmとの間の深さに接合を生成するように選定される。ピーク濃度は、約5×10¹⁹ cm⁻³と約5×10²⁰ cm⁻³との間にある。

【0055】● 図16:第2フォトレジスト層160 0を除去する段階。

【0056】前記の処理工程の流れにおいて、高エネルギでN形不純物イオンを注入する本発明の段階は、図13に示された段階において低エネルギの注入に続いて実行することができる、または図16に示された段階において中間のエネルギの注入に続いて実行することができる。

【0057】P形半導体の添加不純物量を過剰に補償してP形ウエルの中に埋め込まれた反対の導電形の体積領域を生成する(本発明の第2実施例、図10を見よ)ために、P形半導体とは異なる深さにおけるピーク濃度のために400keVと700keVとの間のエネルギでの高エネルギにおいてイオンの注入が選定される。照射量は、約8×1012cm-2と約8×1013cm-2との間の範囲内にある。

【0058】本発明の方法によりPMOSトランジスタを製造するために、導電形を反対にした類似の方式で前記の工程段階を適用することができる。

【0059】本発明が例示された実施例について説明されたが、この説明は本発明の範囲がこの説明に限定されることを意味するものではない。例示された実施例を種々に変更した実施例および種々に組み合わせた実施例および本発明の他の実施例が可能であることは、前記説明

を参照すれば当業者には容易に分かるであろう。したがって、このような変更実施例および組合せ実施例はすべて、本発明の範囲内に包含されるものと理解しなければならない。

【0060】以上の説明に関して更に以下の項を開示する。

(1) 第1導電形の半導体の中に製造され、少なくとも1個の横型MOSトランジスタを表面に有する集積回路であって、中央に配置されたゲートにまで延長された反対の導電形の領域を前記表面におのおのが有しそして前記トランジスタの活性領域を定めるソースおよびドレインと、前記半導体の残りの部分よりも大きな抵抗率を有し、前記トランジスタの下で垂直方向に延長されているがしかし一方において前記ゲートの下の抵抗率が前記ソースおよび前記ドレインの下の抵抗率と異なるように横方向には前記トランジスタの面積領域に限定されている、前記第1導電形の前記半導体の中の半導体領域と、を有する集積回路。

【0061】(2) 第1項記載の回路において、第1 導電形の前記半導体が半導体エピタクシャル層である回 路。

- (3) 第1項記載の回路において、前記半導体材料が シリコン、シリコン・ゲルマニウム、ヒ化ガリウム、お よび集積回路の製造に用いられる他の任意の半導体材料 から成る群から選定される回路。
- (4) 第1項記載の回路において、第1導電形の前記 半導体の中の抵抗率の大きな前記領域が第1導電形の前 記半導体の抵抗率よりも少なくとも1桁大きい抵抗率を 有する回路。
- (5) 第1項記載の回路において、第1導電形の前記 半導体が約1Ωcmから50Ωcmまでの範囲の抵抗率の P形シリコンで作成され、および前記ソース、前記ドレ インおよびそれらの延長体がN形シリコンで作成される 回路。
- (6) 第1項記載の回路において、第1導電形の前記 半導体がホウ素、アルミニウム、ガリウムおよびインジ ウムから成る群から選定された種類の添加不純物を有 し、一方、前記ソース、前記ドレイン、それらの延長 体、および第1導電形の前記半導体の中の抵抗率の大き な前記領域がヒ素、リン、アンチモンおよびビスマスか ら成る群から選定された種類の添加不純物を有する回 路。
- (7) 第1項記載の回路において、第1導電形の前記 半導体が約5Ωcmから50Ωcmまでの範囲の抵抗率の N形シリコンで作成され、および前記ソース、前記ドレ インおよびそれらの延長体がP形シリコンで作成される 回路。
- (8) 第1項記載の回路において、第1導電形の前記 半導体がヒ素、リン、アンチモン、ビスマスおよびリチ ウムから成る群から選定された種類の添加不純物を有

し、一方、前記ソース、前記ドレイン、それらの延長 体、および第1導電形の前記半導体の中の抵抗率の大き な前記領域がホウ素、アルミニウム、ガリウム、インジ ウムおよびリチウムから成る群から選定された種類の添 加不純物を有する回路。

- (9) 第1項記載の回路において、前記ゲートが約0. 2μmから約1.0μmまでの小さな寸法を有する回路。
- (10) 第1項記載の回路において、抵抗率の大きな前記領域が、隣接する活性デバイスの動作に影響を及ばさないで前記トランジスタを十分に機能させることができる、前記トランジスタの基板である回路。
- (11) 第10項記載の回路において、抵抗率の大きな前記領域が、ラッチ・アップ耐性を減少させることなくまたは隣接するトランジスタの偶然の基板電流で誘起されるボディ・バイアス作用を増大させることなく、前記トランジスタのESDに対する保護をさらに改良する回路。

【0062】(12) 第1導電形の半導体の中に製造され、少なくとも1個の横型MOSトランジスタを表面に有する集積回路であって、中央に配置されたゲートにまで延長された反対の導電形の領域を前記表面におのおのが有しそして前記トランジスタの活性領域を定めるソースおよびドレインと、前記半導体の残りの部分よりも大きな抵抗率を有し、前記トランジスタの下で垂直方向に延長されているがしかし横方向には前記トランジスタの前記領域に限定されており、前記反対の導電形の体積領域が前記トランジスタからの基板電流の流れをさらに妨げている、前記第1導電形の前記半導体の中の半導体領域と、を有する集積回路。

(13) 第12項記載の回路において、第1導電形の 前記半導体が半導体エピタクシャル層である回路。

【0063】(14) ゲートを備えた高電圧NMOSトランジスタの活性領域の下のP形半導体の抵抗率を増大する方法であって、前記トランジスタの上にフォトレジスト層を沈着する段階、および前記トランジスタの前記活性領域の上の前記層に窓を開ける段階と、前記トランジスタの前記活性領域から離れた前記P形半導体の添加不純物量よりも小さな正味のP形添加不純物量を有する深い領域を生成するために、前記P形半導体の中に前記窓を通してN形不純物を高エネルギで注入する段階と、を有する方法。

【0064】(15) 前記集積回路のP形半導体の中に増大した基板抵抗値を有するNMOSトランジスタを集積回路の表面に製造する方法であって、前記NMOSトランジスタの活性領域の横方向の境界を定めるために前記P形半導体の中に非導電体の分離領域を作成する段階と、前記P形半導体のバックグラウンドの添加不純物レベルを調整するためにP不純物イオンまたはN形不純物イオンを注入する段階と、前記トランジスタの面積領

域を被覆するためにゲート誘電体として適切である絶縁 体材料の層を前記表面の上に沈着する段階と、前記絶縁 体層の上にポリシリコンまたは他の導電体材料の層を沈 着する段階と、前記トランジスタのゲート領域を定める ために、前記ポリシリコンの一部分を保護する段階、お よびその残っている部分にエッチングを行う段階と、第 1フォトレジスト層を沈着する段階、および前記分離領 域の間の前記面積領域の表面を露出するために前記第1 フォトレジスト層の中に窓を開ける段階と、前記トラン ジスタの延長されたソースおよび延長されたドレインと して適切であるN形不純物が添加された浅い層を前記表 面の下に生成するために、前記露出された表面領域の中 にN形不純物イオンを低エネルギで注入する段階と、前 記トランジスタの活性領域から離れた前記P形半導体の 添加不純物量よりも小さな正味のP形添加不純物量を有 する深い領域を前記表面の下に生成するために、前記露 出された表面領域の中にN形不純物のイオンを高エネル ギで注入する段階と、前記第1フォトレジスト層を除去 する段階と、窒化シリコンまたは二酸化シリコンのよう な絶縁体の整合した絶縁体層を前記表面の上に沈着する 段階、および前記ポリシリコン・ゲートの周りの側壁の みが残るように前記絶縁体層に指向性プラズマ・エッチ ングを行う段階と、第2フォトレジスト層を沈着する段 階、および前記分離領域の間の前記面積領域の表面を露 出するために、前記第2フォトレジスト層の中に窓を開 ける段階と、前記トランジスタの深いソースおよび深い ドレインとして適切であるN形不純物が添加された領域 を前記表面の下の中間の深さにまで延長して生成するた めに、前記露出された表面領域の中にN形不純物のイオ ンを中間のエネルギで注入する段階と、前記第2フォト レジスト層を除去する段階と、を有する方法。

【0065】(16) 第15項記載の方法において、前記第1フォトレジスト層の厚さが前記低エネルギのイオンの注入を単に阻止するのに必要な厚さよりも大きい方法。

- (17) 第15項記載の方法において、前記高エネルギでの注入体を高い温度で焼なましする段階をさらに有する方法。
- (18) 第15項記載の方法において、前記N形不純物イオンを中間のエネルギで注入する前記処理工程段階の後、前記N形不純物イオンを高エネルギで注入する変更された処理工程段階を有する方法。
- (19) 第15項記載の方法において、前記P形半導体が、前記バックグラウンド不純物添加調整注入の後、 4×10^{17} c m⁻³ と 1×10^{18} c m⁻³ との間のピーク添加不純物濃度を有する方法。
- (20) 第15項記載の方法において、前記低エネルギのイオンの前記注入が10 n mと50 n mとの間の深さに接合を生成するためにおよび約5×10¹⁷ c m⁻³から5×10²⁰ c m⁻³までのピーク濃度を生成するために適切であ

るエネルギのイオンを有する方法。

(21) 第15項記載の方法において、中間のエネルギのイオンの前記注入が50nmと200nmとの間の深さに接合を生成するためにおよび約 5×10^{19} c m^{-3} から約 5×10^{20} c m^{-3} までのピーク濃度を生成するために適切であるエネルギを有するイオンで行われる方法。

(22) 第15項記載の方法において、200 n m以上の深さに約 1×10^{17} c m⁻³から約 6×10^{17} c m⁻³までの濃度を達成するために、高エネルギのイオンの前記注入が約400 k e Vから約550 k e Vまでの範囲のエネルギを有するイオンでありおよび 5×10^{12} c m⁻²から約 2×10^{13} c m⁻²までの照射量で行われる方法。

(23) 第15項記載の方法において、ピーク濃度が前記P形半導体のピーク濃度とは異なる深さにあるように高エネルギのイオンの前記注入が約400keVから約700keVまでの範囲のエネルギを有するように選定されたイオンで行われ、および前記P形半導体の添加不純物濃度を過剰に補償するためにそして反対の導電形の領域を生成するために、前記注入が約8×10¹² cm⁻²から約8×10¹³ cm⁻²までの範囲の照射量で行われる方法。

(24) 第15項記載の方法において、低い濃度の前記正昧のP形添加不純物濃度が前記トランジスタの深いソース領域および深いドレイン領域のPN接合の下に約 1×10^{17} c m⁻³から約 6×10^{17} c m⁻³のピーク濃度を有する方法。

【0066】(25) ゲートを有する高電圧PMOSトランジスタの活性領域の下のN形半導体の抵抗率を増大する方法であって、前記トランジスタの上にフォトレジスト層を沈着する段階、および前記トランジスタの前記活性領域の上の前記層の中に窓を開ける段階と、前記トランジスタの活性領域から離れた前記N形半導体の不純物添加濃度よりは小さな正味のN形不純物添加濃度を有する深い領域を生成するために、前記N形半導体の中に前記窓を通してP形不純物イオンを高いエネルギで注入する段階と、を有する方法。

【0067】(26) 集積回路のN形半導体の中に増大した基板抵抗値を有するPMOSトランジスタを集積回路の表面に製造する方法であって、前記PMOSトランジスタの活性領域の横方向の境界を定めるために非導電体の電気的分離領域を前記N形半導体の中に作成する段階と、前記N形半導体のバックグラウンドの不純物添加レベルを調整するためにN形不純物Pまたは形不純物を注入する段階と、前記トランジスタの面積領域を被覆するために、ゲート誘電体として適切である絶縁体材料の層を前記表面の上に沈着する段階と、ボリシリコンまたは他の導電体材料の層を前記絶縁体層の上に沈着する段階と、前記ポリシリコンの一部分を保護する段階、および前記トランジスタのゲート領域を定めるために、その残りの部分にエッチングを行う段階と、第1フォトレジスト層を沈着する段階、および前記分離領域の間の前

記面積領域の表面を露出するために、その中に窓を開け る段階と、前記トランジスタの延長されたソースおよび 延長されたドレインとして適切であるP形不純物が添加 された浅い層を前記表面の下に生成するために、前記露 出された表面領域の中にP形不純物のイオンを低エネル ギで注入する段階と、前記トランジスタの活性領域から 離れた前記N形半導体の添加不純物濃度よりも小さな正 味のN形不純物濃度を有する深い領域を前記表面の下に 生成するために、前記露出された表面領域の中にP形不 純物のイオンを高エネルギで注入する段階と、前記第1 フォトレジスト層を除去する段階と、窒化シリコンまた は二酸化シリコンのような絶縁体の整合した絶縁体層を 前記表面の上に沈着する段階、および前記ポリシリコン · ゲートの周りの側壁だけが残るように前記絶縁体層に 指向性プラズマ・エッチングを行う段階と、第2フォト レジスト層を沈着する段階、および前記絶縁体領域の間 の前記面積領域の表面を露出するために、その中に窓を 開ける段階と、前記表面の下の中間の深さにまで延長さ れそして前記トランジスタの深いソースおよび深いドレ インとして適切であるP形不純物添加領域を生成するた めに、前記露出された表面領域の中にP形不純物のイオ ンを中間のエネルギで注入する段階と、前記第2フォト レジスト層を除去する段階と、を有する方法。

【0068】(27) 第26項記載の方法において、前記P形不純物のイオンを中間のエネルギで注入する前記処理工程段階の後、前記P形不純物のイオンを高エネルギで注入する変更された処理工程段階を有する方法。(28) 第26項記載の方法において、前記N形半導体が前記バックグラウンド不純物添加調整注入の後4×10¹⁷ c m⁻³ と 1×10¹⁸ c m⁻³ との間のピーク添加不純物

(29) 第26項記載の方法において、低エネルギのイオンを注入する前記段階が接合を10 n m と50 n m との間の深さに生成するためにおよび約5×10¹⁷ c m⁻³から約5×10²⁰ c m⁻³までのピーク濃度を生成するために適切であるエネルギを有するイオンで行われる方法。

濃度を有する方法。

(30) 第26項記載の方法において、中間のエネルギのイオンを注入する前記段階が接合を50nmと200nmとの間の深さに生成するためにおよび約5×10¹⁹cm⁻³から約5×10²⁰cm⁻³までのピーク濃度を生成するために適切であるエネルギを有するイオンで行われる方法。

(31) 第26項記載の方法において、200nm以上の深さにおいて約1×10¹⁷ c m⁻³から約6×10¹⁷ c m⁻³までの濃度を達成するために、高エネルギのイオンを注入する前記段階が約400k e Vから約550k e Vまでの範囲のエネルギのイオンでおよび約5×10¹² c m⁻²から約2×10¹³ c m⁻²までの照射量で行われる方法。

(32) 第26項記載の方法において、高エネルギの イオンを注入する前記段階が、ピーク濃度が前記N形半 導体のピーク濃度の深さとは異なる深さにあるように約400 ke Vから約700 ke Vまでの範囲のエネルギに選択されたイオンで、および前記N形半導体の添加不純物濃度を過剰に補償するためにおよび反対の導電形の領域を生成するために約 $8 \times 10^{12} \text{ cm}^{-2}$ から約 $8 \times 10^{13} \text{ cm}^{-2}$ までの範囲の照射量で行われる方法。

(33) 第26項記載の方法において、低濃度の前記 正味のN形不純物添加が前記トランジスタの深いソース および深いドレインのPN接合の下で約1×10¹⁷ c m⁻³ から約6×10¹⁷ c m⁻³までのピーク濃度を有する方法。 【0069】(34) 第1導電形の半導体1003の 中に製造された集積回路の表面の上に配置された模型M OSトランジスタ1000の構造体およびその製造法が 提供される。横型MOSトランジスタ1000はソース およびドレインを有し、そのおのおのは、中央に配置さ れたゲート1005にまで延長されそして前記トランジ スタの活性領域を定める、反対の導電形の領域をその表 面に有する。第1導電形の前記半導体の中の半導体領域 1050は、半導体の残りの部分よりも大きな抵抗率を 有する。この領域1050はトランジスタの下で垂直方 向に延長されているが、しかしゲート1005の下の抵 抗率がソース領域およびドレイン領域の下の抵抗率から は異なるように、横方向にはトランジスタの領域に限定 されている。

【図面の簡単な説明】

【図1】横型MOSトランジスタの簡略化された横断面 概要図であって、静電気放電が起った場合の電流の流れ を示している。

【図2】ドレイン (コレクタ) 電流 (対数目盛りで示されている) をドレイン電圧 (線形目盛りで示されている) の関数として概要を示したグラフであって、第2ブレークダウン現象を示している。

【図3】本発明の第1実施例による窓を備えたフォトレジストを有する横型MOSトランジスタの横断面概要図であって、フォトレジストに開けられたこの窓を通して高エネルギのイオン注入が行われる。

【図4】本発明の第1実施例による高エネルギのN形不 純物注入の前および後におけるNMOSトランジスタの ソースおよびドレインの下の添加不純物の分布を示した グラフ。

【図5】本発明の第1実施例による高エネルギのN形不 純物の注入の前および後におけるNMOSトランジスタ のゲートの下の添加不純物の分布を示したグラフ。

【図6】本発明の第1実施例によるN形イオン注入のいくつかの値照射量に対して、第2ブレークダウン閾値電流をトランジスタの幅の関数として表したグラフ。

【図7】本発明による補償のためのイオン注入を行わなかった場合および行った場合の模型MOSトランジスタの測定された高電流のI-V特性を示したグラフ。

【図8】本発明の第2実施例による高エネルギのN形不 純物注入の前および後におけるNMOSトランジスタの ソースおよびドレインの下の添加不純物の分布を示した グラフ

【図9】本発明の第2実施例による高エネルギのN形不 純物注入の前および後におけるNMOSトランジスタの ゲートの下の添加不純物の分布を示したグラフ。

【図10】本発明の第2実施例による高エネルギのイオン注入のために開けられたフォトレジストの窓を有する 横型MOSトランジスタの横断面概要図。

【図11】本発明による製造工程の初期の段階における MOSトランジスタの簡略化された横断面概要図。

【図12】図11の次の段階におけるMOSトランジスタの簡略化された横断面概要図。

【図13】図12の次の段階におけるMOSトランジスタの簡略化された横断面概要図。

【図14】図13の次の段階におけるMOSトランジスタの簡略化された横断面概要図。

【図15】図14の次の段階におけるMOSトランジスタの簡略化された横断面概要図。

【図16】図15の次の段階におけるMOSトランジスタの簡略化された横断面概要図。

【符号の説明】

1005 ゲート

1050 半導体領域


310、311、1303、1603 ソース


312、313、1303、1603 ドレイン


【図2】


【図11】


【図12】











フロントページの続き

(72)発明者 チェ - ジェン フーアメリカ合衆国 テキサス、プラノ、 バー オーク ドライブ 6760

ドターム(参考) 5F048 AA02 AC01 AC10 BA02 BC06 BC07 BG14 CC01 CC08 CC10 5F140 AA38 BA01 BA05 BA07 BA16 BD09 BF01 BF04 BG08 BG12 BG14 BH15 BH40 BH49 BK02 BK13 CB04 CB08 CD02 CE19 DA01